II0904 - DSP et FPGA

Retour aux MCC Retour à la liste des EC

  • Équipe pédagogique

    • Responsables

    • DELOIZY Michel (Responsable)
    • COLAS Maxime (Responsable)
      Département : Electronique, Electrotechnique, Automatique (EiSINe - Reims)

    • Intervenants

    • COLAS Maxime
      Département : Electronique, Electrotechnique, Automatique (EiSINe - Reims)
    • DELOIZY Michel

  • Volume horaire

  • Nature CMTP Total
    Durée 12h18h30h

  • Modalités de contrôle des connaissances (MCC)

  • Epreuves Nature DSTCRTPEET Total
    Durée 1h301h30
    Cas général 1ère session 3070 100%
    2nd session 7030 100%
    Dispense contrôle continu 1ère session 3070 100%
    2nd session 7030 100%

  • Modalités de contrôle des connaissances (MCC)

  • Cas général

  • Nature Durée 1ère session 2ème session
    DST 1h30 30% 0%
    CRTP 70% 70%
    EET 1h30 0% 30%

  • Dispense contrôle continu

  • Nature Durée 1ère session 2ème session
    DST 1h30 30% 0%
    CRTP 70% 70%
    EET 1h30 0% 30%

  • Objectifs

  • Connaitre l?architecture d?un DSP et d?un FPGA et leur programmation

  • Compétences spécifiques visées

  • Connaitre le langage VHDL, savoir tirer parti de l?architecture d?un ASIC

  • Compétences générales visées

  • Mise en ?uvre efficace d?algorithmes

  • Connaissances requises

  • Langage C, logique combinatoire et séquentielle

  • Programme

    • Présentation des familles et des architectures internes des circuits programmables
    • Langage VHDL
    • Notion de SoC et de processeur ?soft?
    • Mise en oeuvre pratique d?applications
    • Méthodes de description
    • Simulations, tests et validation
    • Structure des systèmes programmés spécialisés : DSP
    • Arithmétique en virgule fixe et flottante
    • Communication avec un codec audio SI3000
    • Réalisation d'applications mettant en ?uvre des algorithmes de filtrage numérique et de synthèse de signaux